SALPHOENIX®1P MIPI IO Multiplexing for LVDS 7:1 Data Transmission

上海安路信息科技股份有限公司

APUG_105(v1.0) 2025 年 11 月

目 录

目 录 2

1 概述 4

2 图像协议层设计描述 4

3 功能描述 6

3.1 LVDS over MIPI IO 方案描述 6

4 功能架构设计描述 7

4.1 TX 设计架构 7

4.1.1 TX 时钟架构 7

4.2 RX 设计架构 8

4.2.1 RX 时钟架构 9

4.3 数据接收功能模块描述 9

4.3.1 DPA 控制模块 10

4.3.2 移位操作模块 10

4.3.3 LCD 数据检测说明 11

4.4 LVDS TX 接口说明 12

4.4.1 LVDS TX 接口信号说明 12

4.4.2 LVDS 用户图像时序 13

4.5 LVDS RX 接口说明 13

4.5.1 LVDS RX 接口信号说明 13

4.5.2 LVDS 接收图像时序 14

4.6 IO 配置 14

5 工程说明 15

6 资源消耗 16

版本信息 17

免责声明 18

1 概述

LVDS 是一种点到点的高速通信标准，具有抗干扰能力强、低功耗等优点，使用场景较为广泛，但通用 LVDS IO 资源有限，常面临功能开发、升级过程中 LVDS IO 资源不够的情况。

为了解决上述问题，本方案针对 SALPHOENIX®1P 器件（以下简称为 PH1P）采用 MIPI IO 实现 LVDS IO 的功能，解决客户使用过程中对通用 IO 需求过大，IO 资源紧张的情况，为客户提供更灵活的使用场景。

本文档描述了安路科技基于 MIPI IO 的 LVDS7:1 的设计，实现 LVDS7:1 的图像传输功能。安路科技为旗下 PH1P 系列 FPGA 器件提供 MIPI IO 复用 LVDS7:1 源码。

本设计支持的功能如下：

最高支持 1.5Gbps 线速率。

支持 MIPI IO 复用 LVDS7:1 输出。

支持 MIPI IO 复用 LVDS7:1 输入。

2 图像协议层设计描述

LVDS 7 转 1 功能主要应用在屏幕成像的应用方面，该应用有两个主流的标准协议，分别是 VESA(Video Electronics Standards Association)视频电子标准协会和 JEIDA(JAPANELECTRONIC INDUSTRY DEVELOPMENT ASSOCIATION)日本电子产业发展协会：本文档针对单通道协议进行了介绍，VESA 协议规定的单通道像素排列如图 2-1 所示。 JEIDA 协议规定的单通道像素排列方式如图 2-2 所示。



图 2-1 VESA 协议



图 2-2 JEIDA 协议

本方案支持两种图像协议，客户可以根据所传输数据源格式，选用不同的协议进行数据 LANE 的自动分配工作。

3 功能描述

3.1 LVDS over MIPI IO 方案描述

LVDS7:1 Over MIPIIO 设计方案如下图 3-1 所示。



图 3-1 LVDS7:1 Over MIPIIO 方案

方案分为 TX 和 RX 两部分构成，TX 部分主要用于实现采用 MIPI IO 对 LCD 数据进行输出的基础链路，其中，该链路支持包括一条时钟路（CLK_LANE）和四条数据路（TX_LANE0、TX_LANE1、TX_LANE2、TX_LANE3），应用该方式可节省 5 对 LVDS IO 资源；RX 部分主要采用 MIPI IO 实现 LCD 数据的接收、转换和协议对齐等工作，同样的，RX 部分也可节省 5 对 LVDS IO 资源。

4 功能架构设计描述

4.1 TX 设计架构

MIPI IO LVDS 复用设计架构由 LVDS TX 和 LVDS RX 两部份组成。

TX 部分，客户上层 RGB 图像经由指定的 VESA 和 JEIDA 协议进行数据重组，分别分配到 TX 接口的 4 条数据 LANE 中进行传输，根据协议内容，经由数据分配后，每条数据 LANE 为 7bit 并行数据用于后续数据的传输。由于该方案使用 MIPI IO 进行 PHY 层的数据传输，因此，4 条 LANE 的数据位宽还应满足 MIPI IO 的位宽要求。根据 MIPI 用户手册内容可知，MIPI IO 在 LVDS 模式下，可以实现 Data Lane8:1 的并串转换。因此在 TX 部分，为了保证使用 MIPI IO 正确进行数据传输，需要进行数据间位宽转换，承接图像协议和 MIPI IO 的位宽标准，将数据进行转换后，再送入 MIPI PHY 中进行发送。

在链路层，数据主要以源同步的方式进行传输，传输过程需要有伴随时钟的参与，因此，在 MIPI PHY 架构中同样需要 MIPI TX DPLL 产生所需时钟。下图 4-1 详细描述了 TX 端采用 MIPI PHY 进行数据发送的主要设计框架。



图 4-1 LVDS TX 架构

4.1.1 TX 时钟架构

LVDS Over MIPI IO 的时钟架构如下所示，7bit 的用户时钟主要通过 GPLL 产生，同时，GPLL 还会产生 MIPI PHY 中 dpll 的参考时钟 phy_dpll_ref_clk，MIPI PHY 通过一个分频器 Divider 生成后续所需的分频时钟 div4_8_clk，分频时钟会输出到外部作为用户时钟，8bit 的数据时钟域由分频的 fabric_div4_8_clk 进行采样。



图 4-2 LVDS TX 时钟架构

注：

1. 为了提高输入到 DPLL 的参考时钟质量， GPLL 输出的时钟需要经过 MLCLK 再给到 DPLL 作为参考时钟。

由于客户在不同应用场景下数据传输速率可能不同，而数据的线速率、用户使用时钟和参考时钟的关系由 MIPI PHY 相关参数控制，因此，TX 时钟的产生方式、参数的设置也是使用过程中需要关注的重点。具体 MIPI PHY 的时钟架构和参数设置请参考 UG1316 第二章节内容。

4.2 RX 设计架构

RX 部分，LVDS RX 设计框架如下图 4-3 所示。



图 4-3 LVDS RX 架构

RX 架构设计中，由时钟 lane 和数据 lane 两部份构成，不同像素深度所需的数据 lane 数量有所区别，以 7:1 的传输模式进行举例，LVDS 输入通过 MIPIIO 实现数据的接收、串行数据到并行数据的转换，从而得到 4 组 8 位的并行数据，待接收到 4 组 8 位的并行数据后，通过 DPA 调相找到数据正确、稳定的采样相位，将稳定的采样数据送入 data_conversion 进行 8bit 转 7bit 的数据转换操作，转换后的 7bit

数据送入数据拼接模块进行移位、拆分、拼接等操作，拼接完成后，将数据送入检测模块进行实时检测，最终，选择出正确的一路正确的 LCD RGB 数据进行显示。

4.2.1 RX 时钟架构

LVDS RX Over MIPIIO 的时钟架构如下所示，由于输入的数据和时钟存在 7：1 的倍率关系，这种情况伴随时钟不能直接作为采样时钟，需要先通过 GPLL 倍频得到与数据速率相等的采样时钟以及 7bit 并行数据下的像素时钟。



图 4-4 LVDS RX 时钟架构

MIPI PHY 工作模式支持将时钟 Lane 接收到的时钟输出到 GPLL 作为参考时钟，然后 GPLL 输出倍频后的时钟再给到 MIPI PHY 作为串行采样时钟，只需要将 SAMPLE_CLOCK_SEL 参数选择为"PLL"就可以将采样时钟切换为外部 RX_PLL 入的时钟，在接收到倍频后的时钟后，当 S2P_RATIO 设置为"1:8"时，S2P 工作在 1:8 模式下，输出时钟 fabric_div4_8_clk 是串行时钟的 4 分频，fabric_div4_8_clk 作为 fabric 8bit 并行数据处理时钟，HS 接收得到的并行数据都在该时钟域下。

注意：GPLL 输出到 LVDS RX 的采样时钟频率一般比较高， 必须要走 MLCLK 才能保证时钟路径尽可能短，否则会使得时钟质量下降，导致采样异常。

4.3 数据接收功能模块描述

在 LCD 协议中，时钟和数据以一定时序关系伴随传输，RX 端接收到数据时可以对时钟进行采样，以时钟数据作为数据的同步字进行恢复。但是，当采用 MIPI IO 进行 LCD 数据传输时，由于 MIPI IO 的硬件构造等原因，无法对 RX 的伴随时钟进行采样，也就无法正确确定 RX 数据的同步字，因此，为了获得正确的 RX 数据，本方案在 RX 部分使用遍历的方法获取 RX 数据的所有可能性，从中挑选时序正确的数据传输给用户。

在 RX 架构中，本节将针对 RX 模块，围绕数据接收功能的主要模块进行详细的功能描述，并介绍遍历接收数据的方式。

4.3.1 DPA 控制模块

随着数据单线传输速率提高，由于数据窗缩小以及传输路径不一致，造成数据和时钟信号的到达时间也不一致，致使两组信号可能在 RX 端发生位偏移和字偏移。

为了解决上述问题对数据可靠性的影响，根据当前各数据线物理状态，采用动态相位调整技术对各信号线进行动态去偏移操作，在克服静态相位调整中参数不可再调的同时，使接口不断适应外部环境的变化，从而保证数据的可靠传输。

图像显示过程中，时钟和数据有着严格的时序要求，LVDS 传输过程中 4 条 LANE 的数据需要按照协议对每一位数据进行重新分配，因此数据在传输过程中需要伴随时钟的参与，以保证每一位数据采样后分配的 RGB 数据稳定，但由于该工程采用 MIPI IO 的方式进行 LVDS 图像数据传输，传输过程中无法满足数据全程有伴随时钟的参与，因此需要对 4 条 lane 传输数据的位序保持一致性，若 DPA 单独对每条 lane 数据进行调相，可能导致 4 条 lane 位序错位，导致后续协议数据的分配出现错误，因此，该方案采用单通道 4 条 lane 同时调节相位的方式找寻 4 条 lane 的共同最大窗口。

4.3.2 移位操作模块

由于没有伴随时钟的参与，因此无法判断图像协议进行分配的串行字符串起始边界，因此需要进行移位操作，对 7bit 数据进行全部移位、拼接，找到正确的并行数据，下图 4-5 是移位操作的功能设计图。

图 4-5 移位操作框架图

实行该方案需要保证 4 条 lane 所得数据不存在 bit 位级别的错位。



图 4-6 4 条 lane 错位信息

根据图示，TX 端和 RX 端会因线路、路径等问题存在接收端延时 Tc 和不同 lane 间的延时 Td 两种时序延迟，需要保证 lane 间 skew 尽可能短，以确保不同 lane 间的数据位序一致。

注意：为保证不同数据 lane 延时足够小，防止并行数据错位的问题，需要在硬件连接，线路连接等方面确认路径长度尽量一致。

对已经确保 4 条 lane 位序一致的数据进行七次移位，所获得的七组数据将覆盖所有数据时序，其中也包括正确的时序数据。

移位操作后，每条 lane 获取 7 组 7bit 的数据组，为得到正确的 LCD 发送数据，需要对 4 条 lane 的 7 组数据进行拆分；最后将 4 条 lane 对应移位序列的数据进行拼接，获得 7 组 28 位 LCD 数据。



图 4-7 LCD 数据拼接

4.3.3 LCD 数据检测说明

LCD 数据中包含 DE、HS 和 VS 信号，正确 LCD 数据包含满足时序要求的场信号 VS、行信号 HS 和有效使能信号 DE，可以根据这些信号进行数据的检测，模块检测机制主要通过检测多帧情况下行数是否与发送一致，进而判定该组数据时序正确无误。最终，通过 lane 选择模块将该组数据输出。

4.4 LVDS TX 接口说明

4.4.1 LVDS TX 接口信号说明

LVDS TX 端模块如下图 4-8 所示:



图 4-8 LVDS TX 模块

LVDS TX 的参数说明如表 4-1 所示。

表 4-1 LVDS TX 参数

参数	可选值	默认值	说明
PROTOCOL	“VESA” “JEIDA”	“VESA”	图像协议

PROTOCOL 用于设定图像协议类型，此参数决定了该方案内部图像处理时的协议类型。

LVDS TX 接口信号说明如表 4-2 所示：

表 4-2 LVDS TX 接口信号

接口名称	方向	时钟域	描述
I_pixel_clk	in	NA	像素并行时钟
I_dpll_ref_clk	in	NA	dpll 输入参考时钟
I_rst_n	in	NA	复位信号，低电平异步复位
I_vs	in	I_pixel_clk	用户发送场信号
I_hs	in	I_pixel_clk	用户发送行信号
I_de	in	I_pixel_clk	用户发送使能信号
I_rgb_data[23:0]	in	I_pixel_clk	用户发送 RGB 图像数据， R 数据[23:15]；G 数据[14:8]；B 数据[7:0]
IO_tx_clk_pad_p	inout	I_pixel_clk	输出 LVDS 时钟信号 P 端
IO_tx_clk_pad_n	inout	I_pixel_clk	输出 LVDS 时钟信号 N 端
IO_tx_data_pad_p	inout	I_pixel_clk	输出 LVDS 数据信号 P 端

接口名称	方向	时钟域	描述
IO_tx_data_pad_n	inout	I_pixel_clk	输出 LVDS 数据信号 N 端

4.4.2 LVDS 用户图像时序

发送端用户图像时序图如图 4-9 所示：



图 4-9 发送端用户图像时序

4.5 LVDS RX 接口说明

4.5.1 LVDS RX 接口信号说明

LVDS RX 端模块如下图 4-10 所示：



图 4-10 LVDS RX 模块

LVDS RX 的参数说明如表 4-3 所示。

表 4-3 LVDS RX 参数

参数	可选值	默认值	说明
PROTOCOL	“VESA” “JEIDA”	“VESA”	图像协议

PROTOCOL 用于设定图像协议类型，此参数决定了该方案内部图像处理时的协议类型。

LVDS RX 接口信号说明如表 4-4 所示：

表 4-4 LVDS RX 接口信号

接口名称	方向	时钟域	描述
I_pixel_clk	in	NA	像素并行时钟
I_sample_clk	in	NA	图像数据采样时钟
I_rst_n	In	NA	复位信号，低电平异步复位
IO_rx_clk_pad_p	inout	NA	输入 LVDS 时钟信号 P 端
IO_rx_clk_pad_n	inout	NA	输入 LVDS 时钟信号 N 端
IO_rx_data_pad_p	inout	NA	输入 LVDS 数据信号 P 端
IO_rx_data_pad_n	inout	NA	输入 LVDS 数据信号 N 端
O_phy_to_pll_ref_clk	out	NA	输出 rx pll 参考时钟
O_de	out	I_pixel_clk	接收图像使能信号
O_hs	out	I_pixel_clk	接收图像行信号
O_vs	out	I_pixel_clk	接收图像场信号
O_rgb_data[23:0]	out	I_pixel_clk	接收图像 RGB 数据， R 数据[23:15]；G 数据[14:8]；B 数据[7:0]

4.5.2 LVDS 接收图像时序

接收端用户图像时序图如图 4-11 所示：



图 4-11 接收端用户图像时序

4.6 IO 配置

工程 IO 约束如图 4-12 所示，MIPI PHY 为硬核， IO 不需要单独进行约束，因此，该工程仅对系统时钟进行约束。

```
set_pin_assignment  { I_sys_clk }   { LOCATION = V3; IOSTANDARD = LVCMOS18; PULLTYPE = PULLUP; }
```

图 4-12 LVDS IO 约束

5 工程说明

该示例工程基于 PH1P 硬件平台进行测试验证，软件版本为 TD 6.1.2 155545。工程文件中 td_project 文件夹内包含 LVDS_7_1 的 TD 工程，user_source 文件夹内包含约束文件、hdl 文件、IP 文件和 sim 文件。总工程文件夹层次和具体说明如表 5-1 所示。

表 5-1 工程文件夹层级和说明

总目录	第一级子目录	材料说明
APUGXXX_MIPI_IO_Multiplexing_for_LVDS 71_Data_Transmission	td_project	TD 工程
	user_source	src 所需文件
	doc	用户使用文档

6 资源消耗

对于 PH1P 器件分别列出了 LVDS 7-1 TX 端和 RX 端功能对应的资源消耗结果。TX 端消耗资源如下表 6-1。

表 6-1 LVDS7-1 TX 端资源消耗表

类型	数值
lut	396
reg	580
eram	5
io	1
pll	1

RX 端消耗资源如下表 6-2。

表 6-2 LVDS7-1 RX 端资源消耗表

类型	数值
lut	234
reg	396
io	1
pll	1

版本信息

日期	版本	修订信息
2025/11/18	1.0	首次发布正式版

版权所有©2025 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。